通过综合PLD的片内存储器模块和PLL的时钟倍频功能，可以实现多种与DOCSIS相关的功能。例如， 双时钟FIFO可以用来存储输入的以太网帧，并根据需要将其转化为8比特宽度或者 4比特宽度的格式。这时，一个输入时钟将16比特的帧写入FIFO，以输入时钟的 2倍或者4倍频率的时钟读出数据，并写入一个二入一出或者四入一出的复用器（MUX）（同样由倍频后的时钟控制），这个复用器输出8比特或者4比特的值。一个双端口RAM和 一个PLL组合在一起可以实现时钟域的变换，在这里，数据用一个时钟写入RAM，而用输入时钟的倍频读出。最后，一个PLL和一个双端口RAM 还可以实现类似单周期读－修改写这样的数据处理，这时， FIFO以两倍于读出速度的时钟写入，每隔一个写时钟周期，未经修改的数据写入FIFO，在另外的写时钟周期，数据被读出，用一个掩码修改，然后，再写回到FIFO。 在一个服从DOCSIS的CMTS中，这一功能可以用来在一个周期之内完成数据包的计数，其存储器的利用率是非常高的。
结论
在系统改进和用户要求变化等条件下，DOCSIS标准将继续发展。这种发展提示，服从DOCSIS标准的设备的理想实现方式应该是灵活的，即使它能够应付很高的性能要求，也必须这样。因为，随着时间的推移，这些要求只会变得越来越迫切。PLD和高性能处理器的组合满足这些要求，为线缆modom的生产商提供了在必要时很容易地修改它们的产品的设计和产品本身，从而适应不断变化的条件的余地。包括更高的性能、更多更快的I/O引脚、更大的存储器以及不言而喻的更高密度在内的PLD可以预期这将使PLD非常适合完成线缆modom的网络处理任务 。另外，具有软核或者硬核嵌入式处理器的PLD的出现将进一步巩固可编程逻辑对这些任务的适用性，并在不久的将来提供更大的集成度和更高的 性能。
Tag:综合布线，综合布线系统,网络综合布线，电脑教学 - 综合布线